기판소재
Package Substrate
반도체와 메인보드 간 전기적 신호 전달 역할을 수행하는 부품으로 전기를
이용하는 모든 제품에 사용되며 미세한 회로가 형성되어 있는 고밀도 회로 기판
FC-BGA
반도체 기판 종류의 하나로 PC/서버용 CPU/GPU, 통신기기/기지국용 반도체,
전장용 SoC등에 적용되는 고사양, 고다층 기판
Tape Substrate
디스플레이 구동 IC와 패널 간 신호 연결을 수행하는 얇은 테이프 형태의 기판 및 디스플레이 제조에 필요한 노광 공정용 포토마스크 및 OLED Pixel 구현을 위한
증착용 마스크
- 미세패터닝 공법을 통해 고밀도 패턴을 구현하고, Laser Drill을 이용해 초소형 Via를 형성해서
고집적화 된 기판을 구현할 수 있습니다.
- 기판 소형화를 통한 제품 디자인 자유도 향상
- Laser Drill 가공기술 고도화 추진
- 기판의 Core (CCL) 를 사용하지 않아 기판의 층수를 낮춤으로써 고다층의 초박형 기판
구현이 가능합니다.
- Even/Odd Layer 모두 설계 가능
- 고다층 Thin structure 구현에 유리함
- 전 층 BVH 구현 가능하며, 고밀도 Via count 적용에 유리
- 절연층(Dielectric)의 두께와 유전율을 낮추어 기판의 두께를 줄이고 RF 신호 손실을 최소화 합니다.
- RCC/PPG Hybrid 구조 적용 통한 절연층 두께 축소 및 RF Performance 개선
- 화학적 표면처리를 통해 기판의 회로 (Cu) 표면의 Roughness (거칠기) 를 줄여 신호 손실 최소화함으로써 RF 모듈의 성능 향상시킵니다.
- Ra 0.6㎛ → 0.2㎛
- EPS (Embedded Passive Substrate)
: 반도체 신호 속도 증가에 따른 신호 노이즈가 발생합니다. 수동 소자를 기판 내부에 매립하여 신호 노이즈를 제어해 줍니다.
- EDS (Embedded Die Substrate)
: 반도체 부품을 직접 기판으로 매립시켜 신호 속도 향상, 방열, 패키지 사이즈(X, Y, Z축) 를 줄이기 위한 기술입니다.
- Bump/Ball pitch 감소에 따른 기존 Solder Ball 방식을 대체 가능한 도금 기술입니다.
- Post 장점은 부품 실장율을 높이기 위한 패키지 X-Y축 사이즈 감소할 수 있으며,
Soldering에 비해 높은 열전도성을 가지므로 방열 특성을 극대화 할 수 있습니다.
- 5G, Big Data, AI와 같은 Data 증가에 따른 반도체 부품 사이즈 증가로 반도체 부품 가격이
증가하게 됩니다.
- 부품의 가격을 줄이기 위한 반도체 부품의 기능을 나누는 Chiplet기술이 도입되고,
Chip과 Chip 사이를 연결하는 Bridge Pattering 형성 기술이 필요합니다.
- 이종 재료간 열팽창 계수 차이에 기인하는 열 응력 문제는 제품 신뢰성에 영향을 미칩니다.
- 시뮬레이션을 통한 열 응력 예측 및 제어
- 재료 조합 및 디자인 최적화를 통한 열 응력 solution 제공
- 공정 투입전 도금두께 품질을 확인하여 최적의 공정 조건 도출 및 개발 Loss를 최소화합니다.
- 시뮬레이션을 통한 도금두께 예측 및 제어
- 공정 환경 및 디자인을 반영한 도금두께 개선 Solution 제공
- 미세패터닝 공법을 통해 고밀도 패턴을 구현하고, Laser Drill을 이용해 초소형 Via를 형성해서
고집적화 된 기판을 구현할 수 있습니다.
- 기판 소형화를 통한 제품 디자인 자유도 향상
- Laser Drill 가공기술 고도화 추진
- 기판의 Core (CCL) 를 사용하지 않아 기판의 층수를 낮춤으로써 고다층의 초박형 기판
구현이 가능합니다.
- Even/Odd Layer 모두 설계 가능
- 고다층 Thin structure 구현에 유리함
- 전 층 BVH 구현 가능하며, 고밀도 Via count 적용에 유리
- 절연층(Dielectric)의 두께와 유전율을 낮추어 기판의 두께를 줄이고 RF 신호 손실을 최소화 합니다.
- RCC/PPG Hybrid 구조 적용 통한 절연층 두께 축소 및 RF Performance 개선
- 화학적 표면처리를 통해 기판의 회로 (Cu) 표면의 Roughness (거칠기) 를 줄여 신호 손실 최소화함으로써 RF 모듈의 성능 향상시킵니다.
- Ra 0.6㎛ → 0.2㎛
- EPS (Embedded Passive Substrate)
: 반도체 신호 속도 증가에 따른 신호 노이즈가 발생합니다. 수동 소자를 기판 내부에 매립하여 신호 노이즈를 제어해 줍니다.
- EDS (Embedded Die Substrate)
: 반도체 부품을 직접 기판으로 매립시켜 신호 속도 향상, 방열, 패키지 사이즈(X, Y, Z축) 를 줄이기 위한 기술입니다.
- Bump/Ball pitch 감소에 따른 기존 Solder Ball 방식을 대체 가능한 도금 기술입니다.
- Post 장점은 부품 실장율을 높이기 위한 패키지 X-Y축 사이즈 감소할 수 있으며,
Soldering에 비해 높은 열전도성을 가지므로 방열 특성을 극대화 할 수 있습니다.
- 5G, Big Data, AI와 같은 Data 증가에 따른 반도체 부품 사이즈 증가로 반도체 부품 가격이
증가하게 됩니다.
- 부품의 가격을 줄이기 위한 반도체 부품의 기능을 나누는 Chiplet기술이 도입되고,
Chip과 Chip 사이를 연결하는 Bridge Pattering 형성 기술이 필요합니다.
- 이종 재료간 열팽창 계수 차이에 기인하는 열 응력 문제는 제품 신뢰성에 영향을 미칩니다.
- 시뮬레이션을 통한 열 응력 예측 및 제어
- 재료 조합 및 디자인 최적화를 통한 열 응력 solution 제공
- 공정 투입전 도금두께 품질을 확인하여 최적의 공정 조건 도출 및 개발 Loss를 최소화합니다.
- 시뮬레이션을 통한 도금두께 예측 및 제어
- 공정 환경 및 디자인을 반영한 도금두께 개선 Solution 제공
- 제품 용도에 따라 다양한 패키지 두께 구현이 가능합니다.
- Laptop, Tablet용 Slim한 패키지 구현을 위한 Thin core 적용 기술
- HPC, 서버용 두꺼운 패키지 구현을 위한 Thick core 적용 기술
- 제품 고사양화에 따른 Pattern과 Via hole 미세화를 통하여 기판 고집적화가 가능합니다.
- SAP(Semi-Additive Process)공법을 통한 고성능 패키지에 적용되는 고다층/대면적 제품에
대한 미세회로 구현기술
- Laser Drill을 이용한 Fine Via 구현 및 Hole 고집적화 실현
- 고성능 및 더 많은 신호 전송을 위해 I/O (Input/Output) Count가 증가됨에 따라 기판의 Bump 미세화 요구가 증대되고 있습니다.
- 고성능 제품을 위한 Bump pitch 미세화 기술
- 패키지 실장 시 평탄도를 유지하기 위해 시뮬레이션을 통한 Warpage 예측 및 제어 기술이 필요합니다.
- 시뮬레이션을 통한 Warpage 예측 및 제어
- 기판의 휨 정도를 완화하는 Warpage 개선 Solution 제공
- 제품 용도에 따라 다양한 패키지 두께 구현이 가능합니다.
- Laptop, Tablet용 Slim한 패키지 구현을 위한 Thin core 적용 기술
- HPC, 서버용 두꺼운 패키지 구현을 위한 Thick core 적용 기술
- 제품 고사양화에 따른 Pattern과 Via hole 미세화를 통하여 기판 고집적화가 가능합니다.
- SAP(Semi-Additive Process)공법을 통한 고성능 패키지에 적용되는 고다층/대면적 제품에
대한 미세회로 구현기술
- Laser Drill을 이용한 Fine Via 구현 및 Hole 고집적화 실현
- 고성능 및 더 많은 신호 전송을 위해 I/O (Input/Output) Count가 증가됨에 따라 기판의 Bump 미세화 요구가 증대되고 있습니다.
- 고성능 제품을 위한 Bump pitch 미세화 기술
- 패키지 실장 시 평탄도를 유지하기 위해 시뮬레이션을 통한 Warpage 예측 및 제어 기술이 필요합니다.
- 시뮬레이션을 통한 Warpage 예측 및 제어
- 기판의 휨 정도를 완화하는 Warpage 개선 Solution 제공
- Display 각 화소를 구동할 전기적 신호를 전달하는 Display용 핵심 부품으로 Drive IC 실장 및 Panel과 Main board를 연결하여 화면이 제어 될 수 있도록 합니다.
Flexible 단면/양면 미세 패터닝 기술을 통한 회로 Pitch 축소로, 고객이 원하는 고 해상도 Display 구현 및 Chip Size감소 & Narrow bezel이 가능하도록 하는 기술을 보유하고 있습니다.
- Micro Via Hole 가공 공법을 통한 멀티채널 양면 패터닝 구현
- 고 벤딩 성능 확보를 통한 디스플레이 Narrow Bezel 구현
- 초소형 & Slim Substrate 구현을 통한 모듈 Slim화 가능
- 설비/제품간 Non touch 방식의 Roll to Roll 공법을 적용하여 높은 생산성이 확보된
고신뢰성/고품질 Substrate 제작이 가능합니다.
- 균일한 공정 Capability Control을 통한 고품질 제품 구현
- Full Auto 광학/전기 정밀 검사를 통한 고품질 제품 신뢰도 확보
- 유기 발광체를 기판에 선택 증착 하기위해 사용되는 Mask입니다. 고해상도 Photolitho 공법 및
박판 소재를 적용하여 고객 요구 사항에 맞추어 다양한 패턴 형상 및 품질 맞춤 서비스를 제공합니다.
- 고해상도용 Photo Resist 적용 Fine 패턴 구현(Space 2㎛)
- Low Step Height/Width 구현을 통한 향상된 Shadow Effect 품질 제공 (Under 2㎛)
- Line up : 4.5세대, 6세대 Mobile, 광폭 IT, Automotive 모델 , 차세대 8.5G용 Fine Metal Mask
개발 중
- 3D 공경 구조 예측 Etching Simulation 기술: Etching Simulation 기술을 통해 공경의 구조를 3D형상으로 예측하여 빠르고 정확하게 설계 가능
- 인장 변형 예측 Simulation : 에칭 구조에 따른 인장 변형 예측 시뮬레이션을 통해 고객의 인장 특성을 반영하여 제품 개발
- 투명기판(Quarts) 위에 미세회로가 새겨진 노광용 원판으로 노광 공정에서 빛의 선택적 투과를 통해 고해상도 평판디스플레이(OLED/LCD 등) 구현을 위한 회로 및 패턴의 형성을 가능하게 합니다.
- Premium Mask 대응 기술 : Tone 제어 기술 및 특수 마스크
: Half Tone Mask, Multi Tone Mask, Phase Shift Mask
- 초정밀 Pattern 구현 기술
- Display Fab. 전체 세대(~10.5G) 대응 가능 라인 구축
- 원재료 기술 내재화를 통한 품질 및 SCM 경쟁력 우수
: Quartz Polishing, Thin Film Sputtering
- Application(Display & Smart IC 등)별 최적화된 소재/패터닝/표면처리 기술을 보유하고 있으며, 고객에게 다양한 가치를 제공합니다.
- Display 각 화소를 구동할 전기적 신호를 전달하는 Display용 핵심 부품으로 Drive IC 실장 및 Panel과 Main board를 연결하여 화면이 제어 될 수 있도록 합니다.
Flexible 단면/양면 미세 패터닝 기술을 통한 회로 Pitch 축소로, 고객이 원하는 고 해상도 Display 구현 및 Chip Size감소 & Narrow bezel이 가능하도록 하는 기술을 보유하고 있습니다.
- Micro Via Hole 가공 공법을 통한 멀티채널 양면 패터닝 구현
- 고 벤딩 성능 확보를 통한 디스플레이 Narrow Bezel 구현
- 초소형 & Slim Substrate 구현을 통한 모듈 Slim화 가능
- 설비/제품간 Non touch 방식의 Roll to Roll 공법을 적용하여 높은 생산성이 확보된
고신뢰성/고품질 Substrate 제작이 가능합니다.
- 균일한 공정 Capability Control을 통한 고품질 제품 구현
- Full Auto 광학/전기 정밀 검사를 통한 고품질 제품 신뢰도 확보
- 유기 발광체를 기판에 선택 증착 하기위해 사용되는 Mask입니다. 고해상도 Photolitho 공법 및
박판 소재를 적용하여 고객 요구 사항에 맞추어 다양한 패턴 형상 및 품질 맞춤 서비스를 제공합니다.
- 고해상도용 Photo Resist 적용 Fine 패턴 구현(Space 2㎛)
- Low Step Height/Width 구현을 통한 향상된 Shadow Effect 품질 제공 (Under 2㎛)
- Line up : 4.5세대, 6세대 Mobile, 광폭 IT, Automotive 모델 , 차세대 8.5G용 Fine Metal Mask
개발 중
- 3D 공경 구조 예측 Etching Simulation 기술: Etching Simulation 기술을 통해 공경의 구조를 3D형상으로 예측하여 빠르고 정확하게 설계 가능
- 인장 변형 예측 Simulation : 에칭 구조에 따른 인장 변형 예측 시뮬레이션을 통해 고객의 인장 특성을 반영하여 제품 개발
- 투명기판(Quarts) 위에 미세회로가 새겨진 노광용 원판으로 노광 공정에서 빛의 선택적 투과를 통해 고해상도 평판디스플레이(OLED/LCD 등) 구현을 위한 회로 및 패턴의 형성을 가능하게 합니다.
- Premium Mask 대응 기술 : Tone 제어 기술 및 특수 마스크
: Half Tone Mask, Multi Tone Mask, Phase Shift Mask
- 초정밀 Pattern 구현 기술
- Display Fab. 전체 세대(~10.5G) 대응 가능 라인 구축
- 원재료 기술 내재화를 통한 품질 및 SCM 경쟁력 우수
: Quartz Polishing, Thin Film Sputtering
- Application(Display & Smart IC 등)별 최적화된 소재/패터닝/표면처리 기술을 보유하고 있으며, 고객에게 다양한 가치를 제공합니다.
